

Requested document:

[JP2004157801 click here to view the pdf document](#)

ELECTRONIC APPARATUS

Patent Number:

Publication date: 2004-06-03

Inventor(s): SHINOZAKI YUJI; NOMURA YUJI

Applicant(s): TDK CORP

Requested Patent: ☐ [JP2004157801](#)

Application Number: JP20020323327 20021107

Priority Number(s): JP20020323327 20021107

IPC Classification: G06K19/077

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To easily ensure the mounting area of a plurality of function blocks, compared with in the past, while sufficiently exhibiting the performance of the function blocks.

SOLUTION: A composite PC card 100 comprises two function blocks 101 and 102, a parallel bus interface 103 that is a bus interface for connecting with a computer body side, a parallel/serial converter 104 connected to the parallel bus interface 103, and serial buses 105a and 105b for connecting the parallel/serial converter 104 to the two function blocks 101 and 102, respectively.

COPYRIGHT: (C)2004,JPO

Data supplied from the [esp@cenet](#) database - I2

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-157801

(P2004-157801A)

(43) 公開日 平成16年6月3日(2004.6.3)

(51) Int.Cl.⁷

G06K 19/077

F1

G06K 19/00

K

テーマコード (参考)

5B035

審査請求 未請求 請求項の数 7 O L (全 8 頁)

(21) 出願番号 特願2002-323327 (P2002-323327)
 (22) 出願日 平成14年11月7日(2002.11.7)

(71) 出願人 000003067
 TDK株式会社
 東京都中央区日本橋1丁目13番1号
 (74) 代理人 100078031
 弁理士 大石 皓一
 (74) 代理人 100115738
 弁理士 鷲頭 光宏
 (74) 代理人 100121681
 緒方 和文
 (72) 発明者 篠崎 雄二
 東京都中央区日本橋一丁目13番1号 テ
 ィーディーケイ株式会社内
 (72) 発明者 野村 祐司
 東京都中央区日本橋一丁目13番1号 テ
 ィーディーケイ株式会社内
 Fターム(参考) 5B035 BA03 BB09 CA11


(54) 【発明の名称】 電子機器

(57) 【要約】

【課題】複数の機能ブロックの性能を十分に発揮させながら、従来に比べて複数の機能ブロックの実装領域を容易に確保する。

【解決手段】複合PCカード100は、2つの機能ブロック101および102と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース103と、パラレルバスインターフェース103に接続されるパラレル/シリアル変換器104と、パラレル/シリアル変換器104と2つの機能ブロック101、102をそれぞれ接続するシリアルバス105aおよび105bによって構成されている。

【選択図】 図1



【特許請求の範囲】

【請求項1】

複数の機能ブロックを備えた電子機器であって、
パラレルバスインターフェースに接続されるパラレル／シリアル変換器と、
前記パラレル／シリアル変換器と前記複数の機能ブロックをそれぞれ接続するシリアルバスを備えたことを特徴とする電子機器。

【請求項2】

前記電子機器は、前記パラレルバスインターフェースを備えたコンピュータに接続されるカード型電子機器である請求項1に記載の電子機器。

【請求項3】

前記シリアルバスは、データを差動方式およびNRZI符号化方式により転送する請求項1または2に記載の電子機器。

【請求項4】

前記シリアルバスは、USBである請求項1ないし3のいずれか1項に記載のカード型電子機器。

【請求項5】

前記シリアルバスは、データを差動方式およびDSLINK符号化方式または8B10B符号化方式により転送する請求項1または2に記載の電子機器。

【請求項6】

前記シリアルバスは、IEEE1394である請求項1、2または4のいずれか1項に記載のカード型電子機器。

【請求項7】

前記複数の機能ブロックの少なくとも1つは、前記パラレル／シリアル変換器が実装された基板とは異なる独立基板上に実装されていることを特徴とする請求項1ないし6のいずれか1項に記載のカード型電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は電子機器に関し、より詳細には、複数の機能ブロックの実装面積を容易に確保することが可能なカード型電子機器に関する。

【0002】

【従来の技術】

PCカードやCFカードのようなカード型電子機器は、1つのカード内に、例えば、モデム、有線LAN、無線LANといった通信系の機能、フラッシュメモリやハードディスクなどのストレージ系の機能などを単独で備えたものが一般的である。

【0003】

図2は、有線LANの機能を備えた従来のPCカードの回路構成を示すブロック図である。

【0004】

図2に示されるように、このPCカード200は、有線LAN機能を実現する機能ブロック201と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース202によって構成されている。機能ブロック201は、有線LANコントローラ201a、メモリ201b、トランス201c、コネクタ201dなどを備え、有線LANコントローラ201aがパラレルバスインターフェース202に接続される。

【0005】

パラレルバスインターフェース202は、PCカード200がコンピュータ本体側に設けられたカードスロットに装着されることにより、コンピュータ本体側のバスインターフェースとコネクタを介して接続される。パラレルバスインターフェース202は、16ビットパラレルバス、あるいはC&D BUS方式と呼ばれる32ビットパラレルデータバス

10

20

30

40

50

であり、コンピュータ本体側と機能ブロック201との間で高速なデータ転送を可能としている。

【0006】

また、最近の実装部品の小型化や高密度実装技術の進展により、1つのPCカード内に複数の機能ブロックを備えた複合PCカードも提供されている。例えばモデムと有線LANの組み合わせであれば、有線LAN経由でインターネットに接続することができない環境であっても、電話回線を利用してダイヤルアップ接続することができるので、インターネットへのアクセスルートを増やすことができる。同様に、モデムと無線LANを組み合わせたものや、有線LANと無線LANの組み合わせなども提供されている。

【0007】

図3は、無線LANおよび有線LANの機能を備えた従来の複合PCカードの回路構成を示すブロック図である。

【0008】

図3に示されるように、この複合PCカード300は、2つの機能ブロック301および302と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバス202と、パラレルバス202に接続されるバスコントローラ303によって構成されている。機能ブロック301は、無線LANコントローラ301a、メモリ301b、RF部301c、アンテナ301dなどを備え、無線LANコントローラ301aがパラレルバス202に接続される。また機能ブロック302は、有線LANコントローラ302a、メモリ302b、トランス302c、コネクタ302dなどを備え、有線LANコントローラ302aがパラレルバス202に接続される。

【0009】

このように、複数の機能ブロックを1つのPCカード内に実装する場合には、外部インターフェースであるC a r d B u s方式をそのまま利用して、各機能ブロックをパラレルバスで接続することが一般的である。他方、複数の機能ブロックをシリアルバスに接続することも従来から知られているが（特許文献1参照）、外部インターフェースがパラレルバスであるPCカードの内部バスにわざわざシリアルバスを用いることは通常行われていない。

【0010】

【特許文献1】

特開平10-303950号公報

【0011】

【発明が解決しようとする課題】

【0012】

しかしながら、上述したように高密度実装が可能になったとはいえ、1つのPCカード内に2つの機能ブロックを実装するとなると、より小型な電子部品を採用しなければならぬことによるコスト増や、基板面積に余裕がないために回路設計上の制約が極めて大きく、機能ブロックの実装面積の確保が困難になるなど、種々の問題が生ずる。

【0013】

また、本来2つの機能ブロックを組み合わせるならば、これらを1チップ化することによって2つの機能ブロックの実装面積を大幅に縮小することができるが、1チップ化には莫大なコストがかかる一方、ある機能を組み合わせた複合PCカードのニーズが必ずしも高いとは限らず、製品を市場へ投入する最初の段階においては1チップ化を図ることなく複数の機能ブロックを搭載することも望まれている。

【0014】

したがって、本発明の目的は、複数の機能ブロックの実装領域を容易に確保することが可能なカード型電子機器を提供することにある。

【0015】

【課題を解決するための手段】

本発明のかかる目的は、複数の機能ブロックを備えた電子機器であって、パラレルバスイ

10

20

30

40

50

ンターフェースに接続されるパラレル／シリアル変換器と、前記パラレル／シリアル変換器と前記複数の機能ブロックをそれぞれ接続するシリアルバスを備えたことを特徴とする電子機器によって達成される。

【0016】

本発明によれば、外部インターフェースであるパラレルバスをそのまま内部バスとして使用する場合に比べて回路基板上のパターン面積が少なくなるため、設計の自由度が高まり、電子機器の小型化、多機能化を図ることが容易となる。

【0017】

本発明の好ましい実施形態において、前記電子機器は、前記パラレルバスインターフェースを備えたコンピュータに接続されるカード型電子機器である。

10

【0018】

本発明の好ましい実施形態によれば、機能ブロックの実装面積に大幅な制約があっても、設計の自由度を持たせながら複数の機能ブロックを容易に実装することができる。

【0019】

本発明の好ましい実施形態において、前記シリアルバスはデータを差動方式およびNRZI符号化方式により転送する。

【0020】

本発明の好ましい実施形態によれば、高速なシリアルバスを実現することができるので、パラレルバスと同様に各機能ブロックの性能を十分に発揮させることができる。

【0021】

本発明のさらに好ましい実施形態において、前記シリアルバスはUSBである。

20

【0022】

本発明のさらに好ましい実施形態によれば、シリアルバスの汎用性を高めることができ、複数の機能ブロックを含めた電子機器全体の設計が容易となる。

【0023】

本発明の他の好ましい実施形態において、前記シリアルバスは、データを差動方式およびDSLINK符号化方式または8B10B符号化方式により転送する。

【0024】

本発明の他の好ましい実施形態によれば、さらに高速なシリアルバスを実現することができるので、パラレルバスと同様に各機能ブロックの性能を十分に発揮させることができる。

30

【0025】

本発明のさらに好ましい実施形態において、前記シリアルバスはIEEE1394である。

【0026】

本発明のさらに好ましい実施形態によれば、シリアルバスの汎用性を高めることができ、複数の機能ブロックを含めた電子機器全体の設計が容易となる。

【0027】

本発明のさらに好ましい実施形態において、前記複数の機能ブロックの少なくとも1つは、前記パラレル／シリアル変換器が実装された基板とは異なる独立基板上に実装されている。

40

【0028】

本発明のさらに好ましい実施形態によれば、前記パラレル／シリアル変換器が実装されたメイン基板の拡張性の向上およびこれに搭載される機能ブロックの多様化を図ることができる。特にUSBやIEEE1394などのシリアルバスを用いた場合には、バスインターフェースの汎用性を活かしてメイン基板とサブ基板をそれぞれ独立に設計することが容易となり、例えばシリアルバスで接続される機能ブロックを単に交換するのみで1つの電子機器で種々の機能を実現することが可能となる。

【0029】

【発明の実施の形態】

50

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

【0030】

図1は、本発明の好ましい実施形態にかかる複合PCカードの回路構成を示すブロック図である。

【0031】

図1に示されるように、この複合PCカード100は、2つの機能ブロック101および102と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース103と、パラレルバスインターフェース103に接続されるパラレル／シリアル変換器104と、パラレル／シリアル変換器104と2つの機能ブロック101、102をそれぞれ接続するシリアルバス105aおよび105bによって構成されている。これらはすべて同一基板上に実装される。

10

【0032】

2つの機能ブロックのうち、機能ブロック101は無線LANの機能を提供するモジュールであって、無線LANコントローラ101a、メモリ101b、RF部101c、アンテナ101dなどを備え、無線LANコントローラ101aがシリアルバス105aに接続される。また機能ブロック102は有線LANの機能を提供するモジュールであって、有線LANコントローラ102a、メモリ102b、トランス102c、コネクタ102dなどを備え、有線LANコントローラ102aがシリアルバス105bに接続される。

【0033】

パラレルバスインターフェース103は、例えばC_AT_AB_US方式による32ビットパラレルデータバスであり、PCカード100がコンピュータ本体側に設けられたカードスロットに装着されることにより、コンピュータ本体側のバスインターフェースとコネクタを介して接続される。

20

【0034】

パラレル／シリアル変換器104は、パラレルバスインターフェース103より入力されるパラレル信号をシリアル信号に変換してシリアルバス105上に転送する。また、パラレル／シリアル変換器104は、シリアルバス105を制御するバスコントローラとしても機能する。

【0035】

シリアルバス105aおよび105bにはUSB(Universal Serial Bus)が用いられることが好ましい。USBは2本のバスラインによって構成される。USBでは、符号化方式にNRZI方式を採用することによって転送効率を高めている。またUSBでは、データバスを構成する2本のバスライン(ペアライン)の一方に信号をそのまま流し、他方には極性反転させたものを流す差動方式を採用することによって、データ転送レートが高い場合でも確実なビット判定を可能としている。これらの方式を採用することによって、USB1.1では最大12Mbps、USB2.0では最大480Mbpsという高速なデータ転送を可能としている。

30

【0036】

また、シリアルバス105aおよび105bにIEEE1394を用いてもよい。IEEE1394は4本のバスラインによって構成される。IEEE1394では、符号化方式にDS-link方式を採用するIEEE1394aと、8B10B方式を採用するIEEE1394bという2つのバスインターフェースがあるが、いずれも4本のバスラインが2つのペアラインを構成し、一方のペアラインにデータを差動方式で流し、他方にそのストローブ信号を差動方式で流すことによって、データ転送レートのさらなる高速化を図っている。これにより、IEEE1394aでは最大400Mbpsという高速なデータ転送を可能とし、IEEE1394bでは最大1.6Gbpsというさらに高速なデータ転送を可能としている。

40

【0037】

このように、従来のC_AT_AB_US方式では32ビット分のデータバスに制御バス4本を加えた合計36本のバスラインが必要であるのに対し、USBを用いた場合には2本のバ

50

スラインで、またIEEE1394を用いた場合には4本のバスラインで構成することができるので、複数の機能ブロックをUSBやIEEE1394で接続すれば、バスのデータ転送レートがボトルネックになることなく、各機能ブロックの性能を十分に発揮させるデータ転送レートを確保しながら、内部バスによって占有される基板上のパターン面積を大幅に縮小させることができる。

【0038】

すなわち、コンピュータ本体側とのインターフェースであるパラレルバスをそのまま内部バスとして使用すればよいところを、あえて高速シリアルバスに変換して、この高速シリアルバスに複数の機能ブロックを接続することにより、機能ブロックの性能を十分に発揮させながら基板上的パターン面積を少なくすることができ、これにより機能ブロックの実装面積の確保が容易となり、機能ブロックを実装する上で設計の自由度も高まる。

10

【0039】

本発明は、以上の実施形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、これらも本発明の範囲に含まれるものであることはいうまでもない。

【0040】

例えば、前記実施形態においては、各機能ブロックやパラレル/シリアル変換器などの構成要素をすべて同一基板上に実装しているが、パラレル/シリアル変換器やシリアルバスなどが実装されたメイン基板とは異なるサブ基板上に機能ブロックを実装し、メイン基板上のシリアルバスにコネクタを介して接続するように構成してもよい。

20

【0041】

この場合に、2つの機能ブロックをともにサブ基板で構成してもよく、一方のみをサブ基板で構成してもよい。さらには、2つの機能ブロックをメイン基板上に実装し、さらに追加の機能ブロックをサブ基板で構成することによって、1つのPCカードに3つ以上の機能を持たせることも可能となる。したがって、メイン基板の拡張性の向上およびこれに搭載される機能ブロックの多様化を図ることができる。特にUSBやIEEE1394などのシリアルバスを用いた場合には、バスインターフェースの汎用性を活かしてメイン基板とサブ基板をそれぞれ独立に設計することが容易となる。

【0042】

また、前記実施形態においては、機能ブロックとして無線LANと有線LANの機能を備えた場合を例に説明したが、これに限定されるものではなく、メモリやハードディスクなどのストレージ系の機能、SCSI系などのインターフェース系の機能、サウンド、MP3、TVチューナ、FMチューナなどのマルチメディア系の機能、スモールカードのロットとなるアダプタ機能、セキュリティ機能など、あらゆる機能ブロックが適用可能である。

30

【0043】

また、前記実施形態においては、シリアルバスがUSBやIEEE1394である場合を例に説明したが、これに限定されるものではなく、例えばシリアルATAやPCIEクスプレスなどのシリアルバスインターフェースを採用しても構わない。

【0044】

また、前記実施形態においては、PCカードに2つの機能ブロックが実装されている場合を例に説明したが、これに限定されるものではなく、機能ブロックの数はいくつであっても構わない。

40

【0045】

また、前記実施形態においては、PCカードを例に説明したが、これに限定されるものではなく、CFカードであってもよく、その他のカード型電子器であればどのような形態のものであってもよい。またPCカードやCFカードのような、機能ブロックが実装された基板が体内に収められた、いわゆる外付けタイプに限定されるものではなく、コンピュータ本体のPCISロットに装着される回路基板のような、いわゆる内蔵タイプののものであっても構わない。

50

【0046】

さらに、カード型電子機器に限らず、あらゆる電子機器に適用可能であるが、PCカードやCFカードのような外付けタイプのカード型電子機器では特に形状に対する制約が大きいため、本発明の効果も大きいものとなる。

【0047】

【発明の効果】

以上説明したように、本発明によれば、複数の機能ブロックの性能を十分に発揮させながら、従来に比べて複数の機能ブロックの実装領域を容易に確保することが可能なカード型電子機器を提供することができる。

【図面の簡単な説明】

【図1】図1は、本発明の好ましい実施形態にかかる複合PCカードの回路構成を示すブロック図である。

【図2】図2は、有線LANの機能を備えた従来のPCカードの回路構成を示すブロック図である。

【図3】図3は、無線LANおよび有線LANの機能を備えた従来の複合PCカードの回路構成を示すブロック図である。

【符号の説明】

- 100 複合PCカード
- 101 機能ブロック
- 101a 無線LANコントローラ
- 101b メモリ
- 101c RF部
- 101d アンテナ
- 102 機能ブロック
- 102a 有線LANコントローラ
- 102b メモリ
- 102c トランス、
- 102d コネクタ
- 103 パラレルバスインターフェース
- 104 パラレル/シリアル変換器
- 105a、105b シリアルバス
- 200 従来のPCカード
- 201 機能ブロック
- 201a 有線LANコントローラ
- 201b メモリ
- 201c トランス
- 201d コネクタ
- 202 パラレルバスインターフェース
- 300 従来の複合PCカード
- 301 機能ブロック
- 301a 無線LANコントローラ
- 301b メモリ
- 301c RF部
- 301d アンテナ
- 302 機能ブロック
- 303 バスコントローラ


10

20


30

40

【図1】



【図3】



【図2】

